インテル(R) Xeon(R)スケーラブルプロセッサーのワークロードプロファイルの依存関係
注記:
オプションは、サーバーに取り付けられているハードウェアによって異なります。
| 一般的な電力効率のコンピューティング | 一般的なピーク周波数のコンピューティング | 一般的なスループットのコンピューティング | 仮想化 - 電力効率 | 仮想化 - 最大パフォーマンス | 低レイテンシ | |
|---|---|---|---|---|---|---|
| SR-IOV | x | x | x | 有効 | 有効 | 無効 |
| VT-D | x | x | x | 有効 | 有効 | 無効 |
| VT-x | x | x | x | 有効 | 有効 | 無効 |
| パワーレギュレーター | ダイナミックパワーセービング | スタティックハイパフォーマンス | スタティックハイパフォーマンス | OSコントロール | スタティックハイパフォーマンス | スタティックハイパフォーマンス |
| 最小プロセッサーアイドル電力コアCステート | C6 | x | x | C6 | Cステートなし | Cステートなし |
| 最小プロセッサーアイドル電力パッケージCステート | パッケージC6リテンション | パッケージC6リテンション | パッケージC6リテンション | パッケージC6リテンション | Cステートなし | Cステートなし |
| エネルギーパフォーマンスバイアス | パフォーマンスをバランス | x | 最大パフォーマンス | パフォーマンスをバランス | 最大パフォーマンス | 最大パフォーマンス |
| 協調電力制御 | 有効 | 無効 | 無効 | 有効 | 無効 | 無効 |
| インテルDMIリンク周波数 | 自動 | 自動 | 自動 | 自動 | 自動 | 自動 |
| インテルターボブーストテクノロジー | 有効 | 有効 | 有効 | x | 有効 | 無効 |
| インテルNIC DMAチャネル（IOAT） | 有効 | x | x | x | x | x |
| HWプリフェッチャー | 有効 | 有効 | 有効 | x | x | 有効 |
| 隣のセクターのプリフェッチ | 有効 | 有効 | 有効 | x | x | 有効 |
| DCUストリームプリフェッチャー | 有効 | 有効 | 有効 | x | x | 有効 |
| DCU IPプリフェッチャー | 有効 | 有効 | 有効 | x | x | 有効 |
| NUMAグループサイズ最適化 | フラット | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 |
| メモリ巡回スクラビング | x | x | x | x | x | 無効 |
| メモリリフレッシュレート | x | 1x | 1x | x | x | 1x |
| UPIリンク電力管理 | 有効 | 無効 | 無効 | 有効 | 無効 | 無効 |
| Sub-NUMAクラスタリング | 無効 | x | 有効 | 無効 | 有効 | x |
| エネルギー効率ターボ | 有効 | 無効 | 無効 | 有効 | 無効 | 無効 |
| アンコア周波数のシフト | 自動 | 最大 | x | 自動 | 最大 | 最大 |
| x2APIC | x | x | x | x | x | 無効 |
| チャネルインターリーブ | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| メモリバス周波数 | x | x | x | x | x | x |
アドバンストメモリプロテクション | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | ECC |
| ミッションクリティカル | トランザクションアプリケーション処理 | ハイパフォーマンスコンピューティング（HPC） | 意思決定サポート | グラフィック処理 | I/Oスループット | |
|---|---|---|---|---|---|---|
| SR-IOV | x | x | 無効 | x | 無効 | x |
| VT-D | x | x | 無効 | x | 無効 | x |
| VT-x | x | x | 無効 | x | 無効 | x |
| パワーレギュレーター | x | スタティックハイパフォーマンス | スタティックハイパフォーマンス | x | x | x |
| 最小プロセッサーアイドル電力コアCステート | x | Cステートなし | Cステートなし | x | x | x |
| 最小プロセッサーアイドル電力パッケージCステート | x | Cステートなし | Cステートなし | x | x | x |
| エネルギーパフォーマンスバイアス | x | 最大パフォーマンス | 最大パフォーマンス | x | 最大パフォーマンス | 最大パフォーマンス |
| 協調電力制御 | x | x | 無効 | x | x | x |
| インテルDMIリンク周波数 | 自動 | 自動 | 自動 | 自動 | 自動 | 自動 |
| インテルターボブーストテクノロジー | x | 有効 | 有効 | x | x | x |
| インテルNIC DMAチャネル（IOAT） | x | 有効 | 有効 | x | x | 有効 |
| HWプリフェッチャー | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| 隣のセクターのプリフェッチ | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| DCUストリームプリフェッチャー | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| DCU IPプリフェッチャー | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| NUMAグループサイズ最適化 | x | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 |
| メモリ巡回スクラビング | x | x | x | x | x | x |
| メモリリフレッシュレート | 2x | x | 1x | x | x | x |
| UPIリンク電力管理 | x | 無効 | 無効 | x | x | x |
| Sub-NUMAクラスタリング | x | x | x | x | x | |
| エネルギー効率ターボ | x | x | 無効 | x | x | x |
| アンコア周波数のシフト | x | x | 最大 | x | 最大 | 最大 |
| x2APIC | x | x | 無効 | x | 無効 | x |
| チャネルインターリーブ | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| メモリバス周波数 | x | x | x | x | x | x |
アドバンストメモリプロテクション | ADDDC | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | ECC（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） | x（ROMバージョン1.50以前） ADDDC（ROMバージョン1.50以降） |